Bibliotek skrivna i Makefile
verilog_template
En mall för att starta ett Verilog-projekt med FuseSoC-integration, Icarus-simulering, Verilator-linting, Yosys-användningsrapport och VS Code-syntaxmarkering.
- 0