Bibliotek skrivna i Verilog

LimeSDR-Mini-v2_GW

  • 14
  • Apache License 2.0

oberon

  • 13

fpga_quick_ram_update

  • 12
  • The Unlicense

axis_udp

  • 12
  • MIT

jtag_uart_example

  • 12
  • The Unlicense

ULX3S_FPGA_Camera_Streaming

Verilog-designfiler och Icestudio-fil för att streama OV7670-kameran med ULX3S FPGA-kort.
  • 10
  • MIT

PID-FPGA

PID-kontroller på en FPGA med anpassat RS232-adresseringsprotokoll.
  • 10
  • MIT

ULX3S_FPGA_Sobel_Edge_Detection_OV7670

Verilog designfiler och Icestudio-fil för Sobel Edge Detection med OV7670-kamera med ULX3S FPGA-kort.
  • 8
  • MIT

Atari7800_MiSTer

  • 8
  • GNU General Public License v3.0

fpga_riscv_cpu

fpga verilog risc-v rv32i cpu.
  • 7
  • MIT

prince

  • 6
  • BSD 2-clause "Simplified"

openvga

  • 6
  • GNU General Public License v3.0 only

wbicapetwo

Konvertering av Wishbone till ICAPE-gränssnitt.
  • 6

clash-pong

  • 6
  • MIT